山西PLC控制柜組合電路的梯形圖設計的這幾個步驟你都了解嗎？
1.組合電路的設計(ji)
控制(zhi)結果(guo)只和(he)輸入有(you)關的電(dian)(dian)路(lu)稱為組合電(dian)(dian)路(lu)，由于(yu)組合電(dian)(dian)路(lu)的控制(zhi)結果(guo)只和(he)輸入變量的狀態有(you)關，所以(yi)可以(yi)用布爾代(dai)數（也稱為開關代(dai)數或邏輯(ji)代(dai)數）通過計算而(er)得出(chu)。
PLC控制柜組合電(dian)路的梯(ti)形圖設計步(bu)驟一般(ban)如下∶
（1）根據控制條件列出真值表。
（2）由(you)真值表寫出邏輯表達式并進行化簡(jian)。
（3）根(gen)據(ju)邏輯表達式畫(hua)出控制電
2. 時序(xu)電路的設計
在PCL控制柜(ju)電(dian)路(lu)中，絕大(da)部(bu)分(fen)電(dian)路(lu)都是(shi)時序電(dian)路(lu)，由繼(ji)電(dian)器組成的控制(zhi)電(dian)路(lu)中，時序電(dian)路(lu)實(shi)際(ji)上就是(shi)自鎖電(dian)路(lu)，這種電(dian)路(lu)應用(yong)得(de)十分(fen)廣泛，一般沒有固定的設計方(fang)式。
PCL控制柜時序電路也稱記憶電路，其中包含有記憶元件。時序電路的控制結果不僅和輸入變量的狀態有關，也和記憶元件的狀態有關。
